【導讀】迅速發展的射頻集成電路為從事各類無線通信的工程技術人員提供了廣闊的前景。但同時, 射頻電路的設計要求設計者具有一定的實踐經驗和工程設計能力。本文總結的一些經驗可以幫助射頻集成電路開發者縮短開發周期, 避免走不必要的彎路, 節省人力物力。
1. RF無線射頻電路設計中的常見問題
射頻(RF) PCB設計, 在目前公開出版的理論上具有很多不確定性, 常被形容為一種“黑色藝術”。通常情況下, 對于微波以下頻段的電路( 包括低頻和低頻數字電路) , 在全面掌握各類設計原則前提下的仔細規劃是一次性成功設計的保證。對于微波以上頻段和高頻的PC 類數字電路, 則需要2~3個版本的PCB方能保證電路品質。而對于微波以上頻段的RF 電路, 則往往需要更多版本的PCB設計并不斷完善, 而且是在具備相當經驗的前提下。由此可知RF 電設計上的困難。
數字電路模塊和模擬電路模塊之間的干擾
如果模擬電路( 射頻) 和數字電路單獨工作, 可能各自工作良好。但是, 一旦將二者放在同一塊電路板上, 使用同一個電源一起工作, 整個系統很可能就不穩定。這主要是因為數字信號頻繁地在地和正電源( >3 V) 之間擺動, 而且周期特別短, 常常是納秒級的。由于較大的振幅和較短的切換時間, 使得這些數字信號包含大量且獨立于切換頻率的高頻成分。在模擬部分, 從無線調諧回路傳到無線設備接收部分的信號一般小于1μV。因此數字信號與射頻信號之間的差別會達到120dB。顯然, 如果不能使數字信號與射頻信號很好地分離, 微弱的射頻信號可能遭到破壞, 這樣一來, 無線設備工作性能就會惡化, 甚至完全不能工作。
供電電源的噪聲干擾
射頻電路對于電源噪聲相當敏感, 尤其是對毛刺電壓和其他高頻諧波。微控制器會在每個內部時鐘周期內短時間突然吸入大部分電流, 這是由于現代微控制器都采用CMOS 工藝制造。因此, 假設一個微控制器以1MHz 的內部時鐘頻率運行, 它將以此頻率從電源提取電流。如果不采取合適的電源去耦, 必將引起電源線上的電壓毛刺。如果這些電壓毛刺到達電路RF部分的電源引腳, 嚴重時可能導致工作失效。
不合理的地線
如果RF 電路的地線處理不當, 可能產生一些奇怪的現象。對于數字電路設計, 即使沒有地線層,大多數數字電路功能也表現良好。而在RF 頻段, 即使一根很短的地線也會如電感器一樣作用。粗略地計算, 每毫米長度的電感量約為1 nH, 433 MHz 時10 mm PCB 線路的感抗約27Ω。如果不采用地線層, 大多數地線將會較長, 電路將無法具有設計的特性。
天線對其他模擬電路部分的輻射干擾
在PCB電路設計中, 板上通常還有其他模擬電路。例如, 許多電路上都有模/數轉換(ADC)或數/模轉換器(DAC)。射頻發送器的天線發出的高頻信號可能會到達ADC的模擬輸入端。因為任何電路線路都可能如天線一樣發出或接收RF信號。如果ADC輸入端的處理不合理, RF信號可能在ADC輸入的ESD二極管內自激, 從而引起ADC偏差。
第二頁： RF 電路設計原則及方案；
[page]
2. RF 電路設計原則及方案
RF 布局概念
在設計RF 布局時, 必須優先滿足以下幾個總原則:
( 1) 盡可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔離開來, 簡單地說, 就是讓高功率RF發射電路遠離低功率RF 接收電路;
( 2) 確保PCB板上高功率區至少有一整塊地,最好上面沒有過孔, 當然, 銅箔面積越大越好;
( 3) 電路和電源去耦同樣也極為重要;
( 4)RF 輸出通常需要遠離RF輸入;
( 5) 敏感的模擬信號應該盡可能遠離高速數字信號和RF信號。
物理分區和電氣分區設計原則
設計分區可以分解為物理分區和電氣分區。物理分區主要涉及元器件布局、方向和屏蔽等; 電氣分區可以繼續分解為電源分配、RF走線、敏感電路和信號以及接地等的分區。
物理分區原則
( 1) 元器件位置布局原則。元器件布局是實現一個優秀RF設計的關鍵, 最有效的技術是首先固定位于RF路徑上的元器件并調整其方向, 以便將RF路徑的長度減到最小, 使輸入遠離輸出, 并盡可能遠地分離高功率電路和低功率電路。
( 2) PCB堆疊設計原則。最有效的電路板堆疊方法是將主接地面(主地)安排在表層下的第二層,并盡可能將RF線布置在表層上。將RF路徑上的過孔尺寸減到最小, 這不僅可以減少路徑電感, 而且還可以減少主地上的虛焊點, 并可減少RF能量泄漏到層疊板內其他區域的機會。
( 3) 射頻器件及其RF布線布局原則。在物理空間上, 像多級放大器這樣的線性電路通常足以將多個RF區之間相互隔離開來, 但是雙工器、混頻器和中頻放大器/混頻器總是有多個RF/IF 信號相互干擾, 因此必須小心地將這一影響減到最小。RF與IF跡線應盡可能十字交叉, 并盡可能在它們之間隔一塊地。正確的RF路徑對整塊PCB的性能非常重要,這就是元器件布局通常在蜂窩電話PCB設計中占大部分時間的原因。
( 4) 降低高/低功率器件干擾耦合的設計原則。在蜂窩電話PCB上, 通常可以將低噪音放大器電路放在PCB的某一面, 而將高功率放大器放在另一面, 并最終通過雙工器把它們在同一面上連接到RF端和基帶處理器端的天線上。要用技巧來確保通孔不會把RF能量從板的一面傳遞到另一面, 常用的技術是在二面都使用盲孔。可以通過將通孔安排在PCB板二面都不受RF干擾的區域來將通孔的不利影響減到最小。
電氣分區原則
( 1) 功率傳輸原則。蜂窩電話中大多數電路的直流電流都相當小, 因此, 布線寬度通常不是問題。不過, 必須為高功率放大器的電源單獨設定一條盡可能寬的大電流線, 以將傳輸壓降減到最低。為了避免太多電流損耗, 需要采用多個通孔來將電流從某一層傳遞到另一層。
( 2) 高功率器件的電源去耦。如果不能在高功率放大器的電源引腳端對它進行充分的去耦, 那么高功率噪聲將會輻射到整塊板上, 并帶來多種的問題。高功率放大器的接地相當關鍵, 經常需要為其設計一個金屬屏蔽罩。
( 3)RF 輸入/輸出隔離原則。在大多數情況下,同樣關鍵的是確保RF 輸出遠離RF 輸入。這也適用于放大器、緩沖器和濾波器。在最壞情況下, 如果放大器和緩沖器的輸出以適當的相位和振幅反饋到它們的輸入端, 那么它們就有可能產生自激振蕩。在最好情況下, 它們將能在任何溫度和電壓條件下穩定地工作。實際上, 它們可能會變得不穩定, 并將噪音和互調信號添加到RF 信號上。
( 4) 濾波器輸入/輸出隔離原則。如果射頻信號線不得不從濾波器的輸入端繞回輸出端, 那么, 這可能會嚴重損害濾波器的帶通特性。為了使輸入和輸出良好地隔離, 首先必須在濾波器周圍布置一圈地, 其次濾波器下層區域也要布置一塊地, 并與圍繞濾波器的主地連接起來。把需要穿過濾波器的信號線盡可能遠離濾波器引腳也是個好方法。此外, 整塊板上各個地方的接地都要十分小心, 否則可能會在不知覺之中引入一條不希望發生的耦合通道。
(5) 數字電路和模擬電路隔離。在所有PCB設計中, 盡可能將數字電路遠離模擬電路是一條總的原則, 它同樣適用于RF PCB設計。公共模擬地和用于屏蔽和隔開信號線的地通常是同等重要的, 由于疏忽而引起的設計更改將可能導致即將完成的設計又必須推倒重來。同樣應使RF線路遠離模擬線路和一些很關鍵的數字信號, 所有的RF走線、焊盤和元件周圍應盡可能多地填接地銅皮, 并盡可能與主地相連。如果RF 走線必須穿過信號線, 那么盡量在它們之間沿著RF 走線布置一層與主地相連的地。如果不可能, 一定要保證它們是十字交叉的, 這可將容性耦合減到最小, 同時盡可能在每根RF走線周圍多布一些地, 并把它們連到主地。此外, 將并行RF走線之間的距離減到最小可使感性耦合減到最小。
【相關閱讀】
連接器的射頻干擾和噪聲
http://www.lvepin.com/connect-art/80012963
射頻器件知多少？功放事兒這里找！
http://www.lvepin.com/rf-art/80021198
射頻牛人教你優質的接收前端放大器和射頻前端
http://www.lvepin.com/rf-art/80021175
