中心議題：
- 討論輻射發(fā)射產(chǎn)生的原因
- 詳細(xì)描述解決高速電路輻射發(fā)射超標(biāo)的過程
解決方案：
- 使中頻板停止工作，排除中頻板產(chǎn)生干擾的可能
- 使用SDRAM_CLK0作為SDRAM工作時鐘
- 采用關(guān)斷干擾源 、減小高頻電流幅度解決輻射發(fā)射超標(biāo)問題
問題的提出
通信技術(shù)的發(fā)展要求器件的速度愈來愈高，由此引起的電磁兼容問題就更加嚴(yán)重。本文以無線寬帶接入系統(tǒng)的終端用戶單元（SU）為例，來探討通信產(chǎn)品的輻射發(fā)射超標(biāo)問題。
無線寬帶接入系統(tǒng)的終端用戶單元由860小系統(tǒng)、8240小系統(tǒng)、FPGA(現(xiàn)場可編程門陣列)和基帶中頻單元組成，其中860小系統(tǒng)、8240小系統(tǒng)和FPGA電路在一塊PCB（印刷電路板）上，稱為網(wǎng)絡(luò)接口板；基帶中頻電路單獨(dú)為一塊PCB，稱為基帶中頻板。二者通過插座相連，傳遞信號和電源。設(shè)備外殼為注塑殼體，內(nèi)層沒有噴涂導(dǎo)電漆。筆者對該產(chǎn)品輻射發(fā)射指標(biāo)進(jìn)行了測試。
測試環(huán)境為電波暗室，測試設(shè)備為寬帶天線、頻譜分析儀和信號放大器，天線可以在1 m與4 m高度范圍內(nèi)升降，被測產(chǎn)品放置在一個可360°旋轉(zhuǎn)的平臺上，距離天線3 m。測量時轉(zhuǎn)動平臺，升降天線找到最大干擾，天線測量取水平和垂直兩種極化。
按照接入設(shè)備的電磁兼容(EMC)測試要求，設(shè)備上電正常運(yùn)行，測試儀器在30～1 000 MHz的頻率范圍內(nèi)進(jìn)行掃描，其中在30～230 MHz頻率范圍內(nèi)要求電磁干擾（EMI）的準(zhǔn)峰值低于40 dBuV/m，在230～1000 MHz頻率范圍內(nèi)，EMI的準(zhǔn)峰值低于47 dBuV/m。測試的結(jié)果是：在垂直方向上，412.5 MHz處超標(biāo)4.08 dB，577.5 MHz處超標(biāo)3.5 dB；在水平方向上，577.5 MHz處超標(biāo)7.9 dB，參見圖1。
考慮到中頻板上有調(diào)制解調(diào)電路，其載波頻率比較高(為349 MHz)，為此將中頻板的5 V和3.3 V工作電源斷開，使中頻板停止工作。再測試設(shè)備的電磁干擾時，仍然在上述兩個頻點(diǎn)處有超標(biāo)，因而可以排除中頻板產(chǎn)生上述頻點(diǎn)干擾的可能。
原因分析
任何電磁兼容性問題都包含3個要素，即干擾源、敏感源和耦合路徑，這3個要素中缺少一個，電磁兼容問題就不會存在。因此，在解決電磁兼容問題時，也要從這3個要素著手進(jìn)行分析，再根據(jù)具體情況，采取適當(dāng)?shù)拇胧┫渲械囊粋€。
首先從干擾源開始分析。在通信產(chǎn)品中，電路的工作時鐘越來越高，信號的上升/下降沿越來越陡，由此帶來的電磁兼容問題也愈加尖銳。數(shù)字電路的電磁兼容設(shè)計(jì)中要考慮的是數(shù)字脈沖的上升沿和下降沿決定的頻帶寬，而不是數(shù)字脈沖的重復(fù)頻率。根據(jù)經(jīng)驗(yàn)公式，計(jì)算EMI發(fā)射帶寬的公式可以表示為：
f＝0.35／Tr (1)
其中，f是頻率(單位是GHz)，Tr是信號上升/下降時間(單位是ns)。由此不難看出，一個具有2 ns上升沿的時鐘信號輻射能量的帶寬可達(dá)160 MHz，其輻射帶寬可達(dá)10倍頻，即1.6 GHz。
在電工學(xué)中，周期電流、電壓、信號等都可以用一個周期信號來表示，即f(t)＝f(t＋kT)，T為周期函數(shù)的周期。如果給定的周期函數(shù)同時有滿足狄里赫利條件，則可以將其展開成付立葉級數(shù)：
將第1項(xiàng)A0稱為直流分量，第2項(xiàng)稱為一次諧波(或基波分量)，其他各項(xiàng)統(tǒng)稱為高次諧波，即2次、3次、4次……k次諧波。一個理想的方波信號包含了豐富的諧波分量。在實(shí)際的數(shù)字電路中，方波并不是理想的，它有一定的上升和下降時間。方波頻譜包絡(luò)線的衰減率不僅與方波的頻率有關(guān)，而且還與方波脈沖的持續(xù)時間有關(guān)。方波脈沖的持續(xù)時間越短，高次諧波的干擾幅度越大。
因?yàn)榻K端網(wǎng)絡(luò)接口板上沒有412.5 MHz和577.5 MHz這兩個頻率信號，所以懷疑這兩個頻點(diǎn)可能是某些頻率信號的諧波分量。高速電路中，時鐘電流是第一輻射源。筆者對終端網(wǎng)絡(luò)接口板上的各時鐘信號進(jìn)行了統(tǒng)計(jì)，如表1所示。
通過粗略計(jì)算，412.5 MHz信號近似等于83.3 MHz的5次諧波(83.3×5＝416.5 MHz)，而577.5 MHz近似等于83.3 MHz的7次諧波(83.3×7＝583.1 MHz)。
圖2所示為8240時鐘信號的產(chǎn)生原理圖。8240外部有源晶振產(chǎn)生33 MHz的振蕩頻率，送入8240芯片，經(jīng)內(nèi)部PLL(鎖相環(huán))鎖相倍頻，輸出83.3 MHz頻率，作為SDRAM(同步動態(tài)隨機(jī)讀寫存儲器)的工作時鐘，8240有4個引腳可以同時送出該83.3 MHz的時鐘：SDRAM_CLK0～SDRAM_CLK3，而且可以在8240內(nèi)部寄存器中設(shè)置開關(guān)。該單板在電路設(shè)計(jì)時，使用SDRAM_CLK0作為SDRAM工作時鐘，另一路SDRAM_CLK3送至一測試點(diǎn)，方便調(diào)試時測量時鐘信號，其余2路設(shè)置為關(guān)閉狀態(tài)，不對外輸出時鐘。
初步試驗(yàn)
為了證實(shí)412.5 MHz和577.5 MHz這兩個干擾頻點(diǎn)是83.3 MHz時鐘所致，筆者先嘗試將8240的PLL配置電路取消，即8240鎖相環(huán)不工作，不對外輸出83.3 MHz時鐘，再進(jìn)入電波暗室測試。結(jié)果發(fā)現(xiàn)，在30～1 000 MHz的掃描頻段中無超標(biāo)頻點(diǎn)，獲得的測試曲線都在標(biāo)準(zhǔn)規(guī)定的準(zhǔn)峰值以下。因此，可以判斷干擾源就是8240輸出的83.3 MHz時鐘信號。
干擾源雖然定位了，但系統(tǒng)在實(shí)際應(yīng)用中83.3 MHz時鐘是必須要輸出的，接下來的問題就是如何解決83.3 MHz時鐘引起的EMI問題。因?yàn)殡娐返慕Y(jié)構(gòu)方案已經(jīng)確定，想要去掉敏感源，難度太大，因此重點(diǎn)要從尋找干擾耦合路徑入手。
在通信產(chǎn)品中，通常輻射的根源在其數(shù)字電路部分，而數(shù)字電路的輻射按其方式可分為差模輻射和共模輻射：差模輻射是由于電流流過電路中的導(dǎo)線環(huán)路造成的，這些環(huán)路相當(dāng)于正在工作的小天線，向空間輻射磁場，差模輻射與環(huán)路電流和環(huán)面積成正比，與電流頻率的平方成正比；共模輻射是由于電路中存在不希望的電壓造成的，此電壓降使系統(tǒng)中某些部分處于高電位的共模電壓下，PCB板上的信號線在共模電壓的作用下被激勵，形成輻射電場的天線輻射與頻率、天線長度及流經(jīng)天線的共模電流的幅度成正比。
解決方法
了解了輻射發(fā)射的機(jī)理后，可采取以下措施進(jìn)行解決：
a.關(guān)斷干擾源
在單板的表層有一測試孔，就是圖2中的SDRAM_CLK3信號，頻率為83.3 MHz，作為調(diào)試中測量時鐘信號所用。因?yàn)樵撔盘枌儆跓o負(fù)載形式，而且頻率比較高，在物理上可以等效于一個天線，向空間輻射高頻電磁波，該電磁波包含了83.3 MHz的高次諧波。
筆者修改8240控制寄存器，將SDRAM_CLK3信號屏蔽，不對外輸出83.3 MHz時鐘，再次進(jìn)行EMI測試，結(jié)果577.5 MHz在垂直和水平方向上均沒有超標(biāo)，412.5 MHz在垂直方向有3.85 dB的裕量，在水平方向有0.25 dB的裕量。這說明該測試點(diǎn)的輻射效應(yīng)還是很強(qiáng)烈的，關(guān)閉該測試點(diǎn)也是有效的。 (2)減小地噪聲。
上述測試結(jié)果的前提條件是基帶中頻板沒有加電運(yùn)行。實(shí)際應(yīng)用時，中頻板也應(yīng)處于工作狀態(tài)。在恢復(fù)給中頻板的供電后，測試結(jié)果立刻變化：412.5 MHz點(diǎn)在水平方向超標(biāo)4.21 dB，在垂直方向超標(biāo)4.51 dB；而577.5 MHz在水平方向超標(biāo)5 dB，垂直方向無超標(biāo)。
對中頻板單獨(dú)進(jìn)行測試，未發(fā)現(xiàn)以上2處超標(biāo)頻點(diǎn)。利用直流穩(wěn)壓源對單板測試，在這2點(diǎn)仍然存在干擾，排除了電源單體引發(fā)干擾的可能。這一現(xiàn)象表明，隨著中頻板的工作，電源的工作電流增大，地噪聲引起的共模干擾增強(qiáng)，83.3 MHz的諧波通過地噪聲增大了輻射強(qiáng)度。
筆者用高速示波器測量出網(wǎng)絡(luò)接口板的工作地噪聲(Vp-p)為96 mV，中頻板工作后，噪聲增至130 mV以上。此測量方法可能存在偏差，但總體的趨勢是2塊單板同時工作后，的確增加了地線噪聲，對EMI有一定的影響，只不過影響是有限的。
在PCB布線時，筆者已經(jīng)考慮到了高速信號線的EMI問題，因此一些關(guān)鍵信號線、高速時鐘線均在PCB內(nèi)層布線，夾在電源層和地層之間，應(yīng)該說屏蔽措施是比較可靠的。進(jìn)一步還可以考慮在83.3 MHz時鐘線兩側(cè)采取"包地"的方法，用兩根平行的地線將該時鐘線包裹起來，可以在一定程度上減小EMI發(fā)射。
b.減小高頻電流幅度
在高速電路中，PCB線和集成電路的引腳上都不同程度地存在寄生電阻、寄生電容和寄生電感，在不同的頻率下呈現(xiàn)不同的阻抗特性，從信號完整性的角度來看，串聯(lián)阻抗匹配能夠有效抑制信號反射和振蕩，而這兩者恰恰是EMI的主要來源。
83.3 MHz的時鐘線是否因?yàn)榫€路阻抗匹配不當(dāng)，在線路上引起信號反射而導(dǎo)致EMI超標(biāo)呢？在單板的設(shè)計(jì)階段，筆者使用Cadence公司的SI(信號完整性)仿真工具Signal Explore，對關(guān)鍵信號的串聯(lián)匹配電阻進(jìn)行了細(xì)致的仿真，選擇51R匹配電阻，較好地抑制了時鐘信號的過沖和振蕩，從而最大程度地限制了EMI發(fā)射強(qiáng)度。選擇阻值更大的匹配電阻固然可以將信號過沖壓制得更低一些，同時EMI發(fā)射也將因此改善，但此舉會引起信號上升/下降沿變緩，嚴(yán)重時會導(dǎo)致系統(tǒng)時序出錯，引發(fā)一系列SI問題。因此，對匹配電阻的選擇要適可而止，須兼顧信號質(zhì)量和時序的雙重需要。
至此，從電路設(shè)計(jì)上暫時還沒有更好的改進(jìn)辦法。在結(jié)構(gòu)工程師的協(xié)助下，將終端單元使用的注塑殼體內(nèi)表面噴涂導(dǎo)電漆，對輻射電磁波進(jìn)行屏蔽，網(wǎng)絡(luò)接口板和基帶中頻板均加電運(yùn)行，再次測試的結(jié)果如圖3所示。從圖3可見，在30～1 000 MHz的頻段內(nèi)，沒有超標(biāo)頻點(diǎn)，筆者最關(guān)心的412.5 MHz在垂直方向有10.49 dB的裕量，577.5 MHz在垂直方向有6.9 dB的裕量。由此可見，在水平方向有2.1 dB的裕量，屏蔽的效果比預(yù)期的要好。根據(jù)經(jīng)驗(yàn)，噴涂導(dǎo)電漆前后的信號衰減一般在2～3 dB，而這次試驗(yàn)的結(jié)果衰減了將近10 dB！
結(jié)論
筆者一直負(fù)責(zé)通信產(chǎn)品的電磁兼容性能的測試并作相應(yīng)的解決方法的研究，曾先后對終端網(wǎng)絡(luò)接入單元和基站接入單元進(jìn)行了多項(xiàng)電磁兼容測試。在所有的測試項(xiàng)目中，最難通過、也最難解決的就是輻射發(fā)射指標(biāo)超標(biāo)的問題。
難點(diǎn)之一是尋找干擾源。大多來自高速時鐘信號的高次諧波，尤其是奇次諧波：3、5、7、9次，像本文提到的就是5次和7次諧波。與此同時，還要排除其他成分的干擾可能，如筆者分別對中頻板和電源單體進(jìn)行測試，逐一排除，最終將干擾源定位在83.3 MHz時鐘源上。
難點(diǎn)之二是干擾源定位后，對策也很難選擇。首先從輻射產(chǎn)生的機(jī)理，尋找最有可能產(chǎn)生天線效應(yīng)的信號線，像本文描述的表層測試孔。最有效的方法就是切斷輻射路徑，使之不能成為良好的發(fā)射天線。
信號線的阻抗匹配不當(dāng)引發(fā)的信號反射和振蕩也是EMI的重要原因，最佳方法是在設(shè)計(jì)階段對信號進(jìn)行嚴(yán)格細(xì)致的仿真，從信號完整性的角度首先解決之。
能夠從電路設(shè)計(jì)方面最大限度地抑制EMI是最好的，實(shí)在無能為力的情況下應(yīng)該考慮從結(jié)構(gòu)工藝方面著手，增加屏蔽措施，本文提到的注塑殼體內(nèi)層表面噴涂導(dǎo)電漆對EMI的抑制效果是顯而易見的。
