【導讀】米勒電容引起的寄生導通常被認為是碳化硅MOSFET的弱點。為了避免這種效應，硬開關逆變器通常采用負柵極電壓關斷。但是，這對于CoolSiC?MOSFET真的是必要的嗎？
引言
選擇適當的柵極電壓是設計所有柵極驅動電路的關鍵。憑借英飛凌的CoolSiC?MOSFET技術，設計人員能夠選擇介于18V和15V之間的柵極開通電壓，從而使器件具有極佳的載流能力或者可靠的短路耐用性。另一方面，柵極關斷電壓僅需確保器件保持安全關斷即可。英飛凌鼓勵設計人員在0V下關斷分立式MOSFET，從而簡化柵極驅動電路。
為此，本文介紹了一種易于重現的方法來表征碳化硅MOSFET的寄生導通敏感性，并介紹了使用分立式CoolSiC?MOSFET所獲得的測試結果。
寄生導通效應
對柵極的電感反饋和電容反饋可能導致半導體開關產生不必要的導通。如果使用了碳化硅MOSFET，則通常考慮是米勒電容產生的電容反饋。圖1便解釋了這種效應。低邊開關S2的體二極管導通負載電流IL，直至高邊開關S1導通。在負載電流換向到S1之后，S2的漏源電壓開始上升。在這個階段，不斷上升的漏極電位通過米勒電容CGD上拉S2的柵極電壓。然后，柵極關斷電阻試圖抵消并拉低電壓。但如果電阻值不夠低，則柵極電壓可能超過閾值水平，從而導致直通、增加開關損耗。
直通事件的風險和嚴重程度取決于特定的操作條件和測量硬件。高母線電壓、高dVDS/dt和高結溫是最關鍵的工作點。這些條件不僅會更嚴重地上拉柵極電壓，還會降低閾值電壓。硬件方面的主要影響因素是：與CGD并聯的電路板寄生電容，與CGS并聯的外部電容，柵極關斷電壓以及柵極關斷電阻。
圖1：體二極管關斷期間米勒電容CGD的影響
表征測試實驗設置和方法
設計人員經常會研究半導體器件的柵極電荷曲線，來了解其對寄生導通的敏感性。雖然這種方法相當簡單——只需大致查看數據表即可——但卻無法得出應用結論。其一大缺點在于柵極電荷在本質上是靜態的，而寄生導通顯然是動態效應。因此，我們在應用條件下，執行專門的表征測試，來評估1200V/45mΩ CoolSiC?MOSFET在TO-247 3引腳和4引腳兩種封裝中的寄生導通行為。所有測試均在0V關斷電壓下進行。
圖2：硬件設置：高邊開關S1用作“dv/dt發生器”，低邊開關S2作為測試器件。測試旨在找到能夠避免寄生導通的S2最大柵極關斷電阻。
半橋評估板的配置如圖2。它主要是一個換向單元，其中低邊開關是測試器件，高邊開關用作dv/dt發生器。當高邊器件導通時，低邊器件上的漏極-源極電壓上升，導致柵極電壓增加。當然，dvDS/dt越低，柵極關斷電阻越低，出現寄生導通的可能性越小。本實驗旨在確定臨界柵極關斷電阻值。這種所謂的臨界柵極電阻就是與0Ω獲得的參考波形相比導致Q*rr增加10％的值。10％的閾值足以使我們獲得可靠的測量數據，但同時它也足夠小，在大多數應用中可忽略不計，參見圖3：在100°C下且RGoff值不同時1200V/45mΩ CoolSiC?MOSFET的波形示例。與參考波形（黑：0Ω）相比，其他波形的Q*rr增加了10％（橙：12Ω）和40％（紅：22Ω）。Q*rr表示三個電荷的總和：（1）體二極管的反向恢復電荷；（2）半導體、布局和無源元件的電容電荷；（3）寄生導通的影響。
測試在不同溫度、不同負載電流和不同電壓斜率下進行。后者通過高邊開關S1的RGon進行調節。
圖3：在100°C下且RGoff值不同時1200V/45mΩ CoolSiC?MOSFET的波形示例。與參考波形（黑：0Ω）相比，其他波形的Q*rr增加了10％（橙：12Ω）和40％（紅：22Ω）。Q*rr表示三個電荷的總和：（1）體二極管的反向恢復電荷；（2）半導體、布局和無源元件的電容電荷；（3）寄生導通的影響。
表征測試結果
在零負載電流下進行測試意味著測試器件的體二極管在開關瞬態之前沒有正向偏置。未出現二極管恢復；瞬態僅僅是電容的充電和放電。在這種情況下，寄生電感中感應的電壓作用不大。因此，TO-247和TO-247-4引腳封裝的性能是相同的。
圖4顯示了800V和0A下的測量結果。非常明顯，為避免出現寄生導通，在更高dvDS/dt和更高溫度下，需要更低的RGoff。值得一提的是，即使在50V/ns和175°C的條件下，0V的柵極關斷電壓也足以防止寄生導通。如果無法選擇極低的RGoff，則可以使用具有有源米勒鉗位功能的驅動器（如1EDC30I12MH）。
圖4：在測1200V/45mΩ CoolSiC?MOSFET的臨界柵極電阻值與dvDS/dt的函數關系。測量點是使用0V的柵極關斷電壓在800V和0A條件下獲得的。虛線表示計算的趨勢線
在較高的負載電流水平下，出現了從S2的體二極管到S1的MOS溝道的硬換向。由于存在二極管反向恢復和感應電壓，情況較為復雜。簡單來說，有三種效應發揮作用：
1)體二極管恢復減慢了平均dvDS/dt，緩解了寄生導通。
2)換向回路電感和器件輸出電容之間的振蕩會局部增加dvDS/dt，使情況更加嚴峻。
3)假設采用標準TO-247封裝，源極端子S2的負反饋導致柵極電壓降低，增加了抗寄生導通的強度。
顯然，上述效果的權重取決于實際的硬件設置。在使用應用于本文所述所有測試的評估板時，175°C和0A是最關鍵的條件。因此，圖4突出顯示的無寄生導通的區域也適用于40A測量——無論是TO-247還是TO-247-4引腳。
對高速開關應用的影響
如圖3所示，由電容導通引起的直通電流和體二極管的反向恢復電流令人難以區分。不論是在二極管還是在開關上，這兩種效應都會減緩電壓瞬變，或使之變得平滑，增加開關損耗。對于需要最高開關速度的應用，寄生導通會對性能（類似于使用不當的續流二極管）產生影響。
圖5顯示了在柵極上以18/0V工作的各種碳化硅MOSFET技術可實現的最小導通開關損耗。并非所有器件都能夠在這樣的驅動條件下保持高速開關特性，但結果證實CoolSiC?MOSFET對寄生導通具有高抗擾度。
圖5：在800V，15A和150°C時，不同1200V碳化硅MOSFET技術可以實現的最小導通開關損耗。測試器件的標稱導通電阻為60-80mΩ，在柵極上以18/0V運行。
結論
本文介紹了一種簡單的方法，來表征功率半導體開關對米勒電容產生的寄生導通的敏感性。我們使用了在800V母線電壓和50V/ns開關速度下運行的分立式CoolSiC?MOSFET進行測試，測試結果表明，即使在高速兩電平轉換器中，0V的柵極關斷電壓也是可行的。在研究開關電壓僅為母線電壓一半的三電平電路時，情況得到徹底緩解。在這種情況下，無論柵極電阻值是多少，CoolSiC?MOSFET幾乎都沒有容性寄生導通。
假設有一個精心設計、柵極-漏極電容極低的PCB布局，這時英飛凌鼓勵電力電子工程師使用0V的柵極關斷電壓來驅動分立式CoolSiC?MOSFET，這可以在不影響性能的同時，簡化柵極驅動設計。
參考文獻
[1] K. Sobe et al, “Characterization of the parasitic turn-on behavior of discrete CoolSiC? MOSFETs”, PCIM Europe 2019, Nuremberg, Germany, May 2018
[2] T. Basler et al, “Practical Aspects and Body Diode Robustness of a 1200 V SiC Trench MOSFET”, PCIM Europe 2018, Nuremberg, Germany, June 2018
[3] Infineon AN-2006-01: “Driving IGBTs with unipolar gate voltage”, Application Note, December 2005
[4] S. Jahdi et al, “Investigation of parasitic turn-ON in silicon IGBT and Silicon Carbide MOSFET devices: A technology evaluation”, ECCE-Europe 2015, Geneva, Switzerland, September 2015
[5] Infineon AN-2017-44: “1200V Highspeed3 IGBT in TO-247PLUS Evaluation Board”, Application Note (rev 1), November 2017
來源：英飛凌工業半導體 ，作者：Klaus Sobe
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理。
推薦閱讀：
