【導(dǎo)讀】預(yù)偏置晶體管是在制造過程中集成了偏置電阻的晶體管。這種設(shè)計(jì)具有成本效益，集成的元件節(jié)省了印刷電路板（pcb）的成本，并減少了物料清單（BOM）中的項(xiàng)目數(shù)量。一個(gè)典型的產(chǎn)品是 Diodes 的 DDTD113ZC-7-F NPN 晶體管，采用 SOT - 23 - 3 封裝，如圖 1 所示。這種預(yù)偏置晶體管包括一個(gè) 1 千歐的串聯(lián)限流電阻，以及一個(gè)與基極 - 發(fā)射極結(jié)并聯(lián)的 10 千歐關(guān)斷電阻。
本文總結(jié)了預(yù)偏置晶體管的定義、作用、電路分析及設(shè)計(jì)要點(diǎn)，強(qiáng)調(diào)其在減小PCB尺寸、降低元件數(shù)量方面的優(yōu)勢(shì)，并提醒合理選擇以匹配微控制器與負(fù)載。
預(yù)偏置晶體管是在制造過程中集成了偏置電阻的晶體管。這種設(shè)計(jì)具有成本效益，集成的元件節(jié)省了印刷電路板（pcb）的成本，并減少了物料清單（BOM）中的項(xiàng)目數(shù)量。一個(gè)典型的產(chǎn)品是 Diodes 的 DDTD113ZC-7-F NPN 晶體管，采用 SOT - 23 - 3 封裝，如圖 1 所示。這種預(yù)偏置晶體管包括一個(gè) 1 千歐的串聯(lián)限流電阻，以及一個(gè)與基極 - 發(fā)射極結(jié)并聯(lián)的 10 千歐關(guān)斷電阻。
預(yù)偏置晶體管在電路中如何使用？
預(yù)偏置晶體管設(shè)計(jì)用于與微控制器等數(shù)字邏輯直接連接，從而無需額外的輔助電阻。這樣可以實(shí)現(xiàn)緊湊的 PCB設(shè)計(jì)，并減少元件數(shù)量，因?yàn)槿齻€(gè)傳統(tǒng)元件被集成到了單個(gè)封裝中。
預(yù)偏置晶體管中每個(gè)電阻的作用是什么？
串聯(lián)限流電阻 ：與 LED電路中的串聯(lián)電阻類似，該串聯(lián)電阻用于限制基極電流。 關(guān)斷（分流）電阻 ：與晶體管基極 - 發(fā)射極結(jié)并聯(lián)的這個(gè)電阻有助于晶體管關(guān)斷。當(dāng)輸入串聯(lián)電阻斷開時(shí)，例如微控制器 I/O在啟動(dòng)時(shí)設(shè)置為高阻抗或處于超低功耗（ULP）模式時(shí)，它提供一個(gè)泄漏路徑，使基極保持在零伏。這個(gè)關(guān)斷電阻還有助于降低ICE（集電極 - 發(fā)射極）間的泄漏電流。
市場(chǎng)上有多種預(yù)偏置的 NPN 和 PNP 晶體管可供選擇。設(shè)計(jì)人員可以選擇具有最合適的串聯(lián)電阻和關(guān)斷電阻的產(chǎn)品，以匹配其應(yīng)用需求。
數(shù)字（開關(guān)）電路中強(qiáng)制 β 操作的必備晶體管理論
晶體管的特性之一是其直流電流增益（β），它被定義為集電極電流與基極電流之比。對(duì)于在其線性區(qū)域工作的晶體管，這是模擬設(shè)計(jì)中的一個(gè)重要指標(biāo)。
在數(shù)字（開關(guān)）設(shè)計(jì)中應(yīng)避免線性操作。相反，我們將重點(diǎn)關(guān)注強(qiáng)制 β。通過這種設(shè)計(jì)技術(shù)，我們有意使晶體管過驅(qū)動(dòng)，以確保其完全飽和，從而特意避開線性區(qū)域。作為初步估計(jì)，我們假設(shè)強(qiáng)制 β 為 10，但要注意，強(qiáng)制 β 明顯低于線性 β。
預(yù)偏置晶體管電路的電路分析
圖 2 展示了Diodes DDTD113ZC - 7 - F 的電路分析。該晶體管的 R1 值為 1 千歐，R2 值為 10 千歐，并且具有高增益。
R1 串聯(lián)電阻將輸入電流限制在 2.7 毫安。這是一個(gè)相對(duì)較低的驅(qū)動(dòng)電平，大多數(shù)微控制器都能輕松提供。然而，正如在下一個(gè)技術(shù)小貼士中所探討的，這個(gè)值可能仍然過高。 關(guān)斷電阻消耗一小部分輸入電流。根據(jù)所選預(yù)偏置晶體管的 R1 與 R2的比率，這對(duì)電路計(jì)算可能重要，也可能不重要。 基極電流計(jì)算為輸入電流減去關(guān)斷電阻電流。 假設(shè)處于強(qiáng)制 β 條件下，最大集電極電流計(jì)算為基極電流的十倍。請(qǐng)注意，這是一個(gè)保守估計(jì)，用于確保晶體管進(jìn)入飽和狀態(tài)。您可以通過測(cè)試設(shè)計(jì)中的極端情況來改善這種情況。
圖 2：由 3.3 伏直流邏輯驅(qū)動(dòng)的 Diodes DDTD113ZC - 7 - F 的電路分析
技術(shù)小貼士：
典型的微控制器有兩個(gè)電流規(guī)格，包括每個(gè)引腳的規(guī)格和所有引腳電流的總和。例如，瑞薩電子 Renesas 的 R7FA4M1AB3CFM#AA0，用于最新的 Arduino UNO R4 開發(fā)板。大多數(shù)端口能夠吸收和輸出 4 毫安電流，少數(shù)引腳能夠承受 20 毫安電流，但所有輸出引腳的總電流限制為 60 毫安。因此，需要進(jìn)行仔細(xì)的電路分析，以確保不超出產(chǎn)品的限制。
請(qǐng)注意，這里展示的 Diodes 的 DDTD113ZC-7-F 預(yù)偏置晶體管因其 R1 電阻值較低而被選用。對(duì)于低電流微控制器，具有較高輸入電阻的晶體管可能是更好的匹配。
務(wù)必逐個(gè)案例（逐個(gè)負(fù)載）進(jìn)行評(píng)估。
預(yù)偏置晶體管的速度有多快？
晶體管的開啟和關(guān)斷速度由負(fù)載特性、米勒電容和飽和深度等因素決定。以下是一些與本工程簡(jiǎn)述直接相關(guān)的設(shè)計(jì)考慮因素：
深度飽和的晶體管關(guān)斷速度會(huì)很慢。根據(jù)定義，強(qiáng)制 β 偏置會(huì)使晶體管深度飽和，以避開線性區(qū)域。這是一個(gè)重要的考慮因素，因?yàn)樵谳d流子從其硅結(jié)構(gòu)中清除之前，晶體管不會(huì)關(guān)斷。 基極電流取決于微控制器的 I/O 電壓以及預(yù)偏置晶體管的 R1 / R2 比率。飽和深度也取決于負(fù)載。例如，當(dāng)負(fù)載接近 26 毫安的限制時(shí)，所示電路的速度比輕載 5 毫安時(shí)更快。換句話說，要仔細(xì)選擇預(yù)偏置晶體管以匹配負(fù)載，避免過度飽和。 與微控制器的直接連接排除了施加負(fù)脈沖以提高關(guān)斷速度的可能性。此外，由于沒有暴露的基極連接，無法實(shí)現(xiàn)諸如貝克鉗位等加速電路。
綜合來看，這些設(shè)計(jì)限制表明預(yù)偏置晶體管以中等速度運(yùn)行。然而，有許多不同的負(fù)載和電平轉(zhuǎn)換應(yīng)用可以從預(yù)偏置晶體管中受益。在所有情況下，設(shè)計(jì)人員都應(yīng)選擇最合適的預(yù)偏置晶體管，以使微控制器與負(fù)載實(shí)現(xiàn)最佳匹配。
技術(shù)小貼士：
請(qǐng)記住，傳統(tǒng)上匹配過程是通過選擇合適的電阻來完成的。現(xiàn)在，設(shè)計(jì)人員必須選擇具有適合手頭任務(wù)的內(nèi)部電阻的預(yù)偏置晶體管。例如，R1 為 4.7 千歐甚至 10 千歐的晶體管可能更適合您的設(shè)計(jì)。
最后
預(yù)偏置晶體管是一種方便的方法，可以減小 PCB 尺寸并減少設(shè)計(jì)中使用的元件總數(shù)。務(wù)必通過選擇具有適當(dāng)內(nèi)部電阻的預(yù)偏置晶體管，使微控制器與負(fù)載相匹配。
本文轉(zhuǎn)載自：DigiKey電子技術(shù)臺(tái)
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請(qǐng)聯(lián)系小編進(jìn)行處理。
推薦閱讀：
利用定制DSP指令增強(qiáng)RISC－V RVV，推動(dòng)嵌入式應(yīng)用發(fā)展
第十三屆中國電子信息博覽會(huì)觀眾登記全面開啟，精彩盛宴，等您來赴！
意法半導(dǎo)體新IMU集成先進(jìn)的二合一MEMS加速計(jì)，用于可穿戴設(shè)備和跟蹤器應(yīng)用
藍(lán)牙連接技術(shù)成為了人工智能/機(jī)器學(xué)習(xí)驅(qū)動(dòng)智能指環(huán)的首選
