【導讀】數字下變頻是一種數字信號處理技術，廣泛用于數字無線電接收機。本文將回顧數字下變頻器 (DDC) 的基礎知識。我們將首先了解使用 DDC 而不是模擬對應物的優勢。然后，我們將討論一個示例并探索 DDC 的基本操作。
本文討論數字下變頻，這是一種廣泛用于數字無線電接收器的數字信號處理技術。
數字下變頻是一種數字信號處理技術，廣泛用于數字無線電接收機。本文將回顧數字下變頻器 (DDC) 的基礎知識。我們將首先了解使用 DDC 而不是模擬對應物的優勢。然后，我們將討論一個示例并探索 DDC 的基本操作。
要了解使用 DDC 的優勢，讓我們首先回顧一下傳統的雙下變頻接收器并檢查其缺點。基本的雙下變頻接收器如圖 1 所示。如您所見，在信號被模數轉換器 (ADC) 數字化之前有幾個模擬塊。
圖 1.
以下部分回顧了上述接收器中使用的每個塊的基本功能。如果您熟悉 RF 工程的基礎知識，則可以通過下一節來刷新您的知識；否則，您可能需要先閱讀 AAC 的RF 教科書中的一些頁面。
基本雙下變頻接收器
在圖 1 的接收器中，個帶通濾波器 BPF1 為個混頻器執行鏡像抑制，在圖中標記為“RF 混頻器”。它還部分抑制了天線拾取的干擾源。這放寬了低噪聲放大器 (LNA) 的線性度要求。
帶通濾波器的輸出由 LNA 放大。與所需信號相比，這種放大使得后續級產生的噪聲相對較小。這樣，接收器對 LNA 之后級的噪聲變得不那么敏感。
然后，RF 混頻器將節點 B 處的放大信號下變頻為中頻$$f_{IF}$$。
現在所需信號已下變頻到較低頻率，我們可以更輕松地構建一個相對高 Q 的濾波器 BPF2，并部分執行通道選擇。請注意，由于接收器的雙下變頻結構，個混頻器的中頻 $$f_{IF}$$ 可以相對較高。這放寬了 BPF1 的要求。
接下來，信號通過由振蕩器 2 驅動的正交混頻器（見圖 1）。振蕩器 2 的頻率等于 $$f_{IF}$$，因此所需頻帶的中心頻率將轉換為 DC。這意味著我們不需要用于 IF 混頻器的鏡像抑制濾波器。
接下來我們通過基帶低通濾波器 (LPF) 進行通道選擇，，ADC 將所需信號數字化，結果將由數字信號處理器 (DSP) 進一步處理。DSP 引擎將執行均衡、解調和通道解碼等操作。
傳統收音機的弊端及解決方案
我們可以考慮圖 1 中所示的雙下變頻接收器的三個主要限制：
1.兩條基帶路徑必須高度匹配。藍色路徑中的 IF 混頻器、LPF 和 ADC 必須與綠色路徑中的相應組件匹配。
2.模擬濾波器引入了相位失真。
3.ADC 注入一個 DC 項，該項不能輕易從所需信息中刪除。請注意，圖 1 的 IF 混頻器將所需通道的中心頻率轉換為 DC，其中 ADC 可以注入誤差項。該 ADC 偏移量可由其構建模塊（例如放大器和比較器）的偏移量產生。即使零信號應用于 ADC，偏移項也會導致非零數字代碼。這對于以極低頻率傳送信息的系統非常重要。
我們可以在接收器的 DSP 部分彌補這些缺陷；然而，更好的解決方案是將 A/D 轉換器放在接收器鏈中的正交混頻器之前。如圖 2 所示。
圖 2
如您所見，現在 A/D 轉換發生在 IF 而不是基帶。這意味著 ADC 必須以更高的采樣率運行。如圖所示，ADC之后的block都工作在數字域。例如，圖2中振蕩器2的輸出實際上是正弦和余弦信號對應的數字值。為了實現振蕩器 2，我們通常使用直接數字合成器(DDS)。第二次下變頻是使用兩個數字乘法器執行的，LPF 是數字濾波器。
如上所述，對于圖 2 的結構，ADC 必須以更高的采樣率運行。這可能被認為是一個缺點，但 DDC 方法也提供了顯著的好處：
1.現在，IF 混頻器和 LPF 是數字電路。因此，消除了由模擬組件之間的不匹配引起的與不平衡相關的失真。
2.與模擬領域不同，我們可以輕松設計線性相位數字濾波器。
3.在信號通過 IF 混頻器之前，ADC 注入的 DC 項可以很容易地被數字濾波器去除（ 有關示例，請參見《無線通信和廣播中的數字前端》第 12 章）。
請注意，雖然圖 2 在接收器的 DSP 引擎之外具有正交混頻器和 LPF，但我們當然可以在系統的 DSP 平臺內實現這些塊。此外，在基帶 LPF 之后，我們可以在不丟失所需信息的情況下顯著降低采樣率（ 有關更多信息，請參閱我關于多速率 DSP 及其在 A/D 轉換中的應用的文章）。因此，我們可以重新繪制圖 2 的虛線框內的電路，如圖 3 所示。此模塊稱為數字下變頻器或 DDC。
圖 3
數字下變頻
假設經過模數轉換后，所需信號的頻譜如圖 4 所示。
圖 4
所需信號的中心頻率為 110 MHz，帶寬為 4 MHz（圖中顯示了正頻率和負頻率）。此外，我們假設 ADC 以 440 MSPS（每秒百萬樣本）的速率生成樣本。DDC 將如何處理這個輸入？
DDC 使用的 DDS 將生成 110 MHz 正弦和余弦信號。這些正弦和余弦函數中的每一個都會導致 $$pm 110$$ MHz 的脈沖。由于時域中的乘法對應于頻域中的卷積，因此對于圖 3 中的節點 A 和 B，我們將得到圖 5 所示的頻譜。
圖 5
如您所見，$$pm 110$$ MHz 的頻移已將圖 4 的藍色頻譜轉換為 220 MHz 和 DC。類似地，綠色頻譜轉移到 DC 和 -220 MHz。我們能夠對節點 A 和 B 使用一個圖，因為這兩個節點具有相同的幅度特性，圖 5 僅傳達了幅度譜。節點 A 的相位譜將不同于節點 B 的相位譜。
在圖 5 中，請注意下變頻后信號邊帶在 DC 周圍重疊。考慮到這種重疊，我們是否可以僅使用以 DC 為中心的頻譜部分來恢復所需的信息？我們可以; 我們正在使用正交混合，它會生成兩個相同的幅度譜，但也會生成兩個不同的相位譜，重疊區域的相位譜使我們能夠恢復原始信息。由于這種重疊不是問題，高于 2 MHz 的頻率分量不會提供任何必要的信息，因此我們可以在數字混頻器之后放置一個 LPF，以僅保留低于 2 MHz 的頻率分量。這種低通濾波在圖 3 中描繪為單級濾波器，通常作為兩級濾波器實現，如圖 6 所示。
圖 6
級 LPF1 可設計為消除以 220 MHz 為中心的高頻分量。為此，我們需要一個 LPF，其通帶擴展到大約 2 MHz，阻帶開始于大約 218 MHz。這種過濾操作有時被稱為過濾由 DDS 創建的圖像信號。
第二級 LPF2 消除了 2 MHz 和 218 MHz 之間的任何不需要的頻率分量。在 LPF2 之后，信號不包含超出預期信息帶寬（即 2 MHz）的頻率分量，但我們仍然使用 440 MSPS 來表示該信號。因此，我們可以應用下采樣概念來降低采樣率。
更有效的實施方式是將 LPF2 分成級聯階段，并在每個階段之后執行部分整體下采樣。同樣，有關 DDC 的 FPGA 實現的更多詳細信息，請閱讀我上面提到的書的第 12 章。
結論
在本文中，我們研究了使用 DDC 的好處。我們看到 DDC 可以提高基本雙下變頻接收器的性能：它可以消除模擬 IF 混頻器產生的與不平衡相關的失真，并避免模擬濾波器產生的相位失真。在 DDC 之后，采樣率顯著降低，我們可以更有效地執行進一步處理數據的 DSP 例程。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理。
推薦閱讀：
