【導讀】在今年6月舉辦的PCI-SIG 2022開發者大會上，PCI-SIG除了慶祝該組織成立30周年，還帶來了一個重磅發布——首次提出了最新PCIe 7.0的規范目標，即數據速率將會再次翻番，達到128GT/s，同時在x16通道鏈路上能夠實現512GB/s的雙向數據吞吐量，這無疑又將是一個里程碑式的技術進階。
在今年6月舉辦的PCI-SIG 2022開發者大會上，PCI-SIG除了慶祝該組織成立30周年，還帶來了一個重磅發布——首次提出了最新PCIe 7.0的規范目標，即數據速率將會再次翻番，達到128GT/s，同時在x16通道鏈路上能夠實現512GB/s的雙向數據吞吐量，這無疑又將是一個里程碑式的技術進階。
作為當今主流的計算機系統總線標準，PCIe（PCI Express）這些年基本上都是按照每三年帶寬增加一倍的發展速度演進的，PCI-SIG認為這基本上代表了計算機系統IO帶寬需求增長的節奏。
而隨著帶寬的增加，PCIe技術的進步還將為產品開發帶來其他連帶的益處，比如在設計小型化方面。按照規劃x1通道的PCIe 7.0雙向傳輸速度高達32GB/s，這個數值是目前主流PCIe 4.0 SSD的兩倍，這也就意味著未來基于PCIe 7.0規范的存儲設備，可以更少的通道數實現更高的傳輸速度，因此高速SSD的外形也能夠得以進一步“壓縮”。
PCIe的緣起
大家知道，計算機系統性能的高低，CPU是個決定性的因素。過去30年間在摩爾定律的加持下，CPU在性能的提升上可以說是在一路狂奔。不過，想要將CPU強悍的性能“輸出”到整個計算機系統中各個外設，將其強大實力充分釋放出來，這就需要借助總線和擴展接口技術了。
為此，1992年英特爾開發出了外設組件互連標準，即PCI（Peripheral Component Interconnect），采用并行傳輸的方式提供133MB/s或266MB/s的數據接口。后來，在GPU等高性能外設單元需求的驅動下，業界又在PCI技術基礎上采用多倍數傳輸數據的方式，開發出了專用于圖形卡的AGP總線接口，最大數據速率可達2,133MB/s。
不過，隨著應用的發展，PCI和AGP技術的短板也逐漸顯現出來。由于它們采用的是并行傳輸技術，其最終的傳輸帶寬取決于位寬和頻率這兩個關鍵參數。而位寬與并行傳輸物理接口的尺寸強相關，PCI和AGP采用的是32bit位寬，由于空間所限，大多數計算機主板都很難“容得下”更大的64bit位寬的并行接口；同時，并行發送的多個數據難以同步，高頻率數據更容易遭受干擾，因此66MHz已經成了并行接口主頻的天花板。
不難看出，發展到這個階段，并行總線接口的上升通道基本上被“鎖死”了，想要打破瓶頸必須另辟蹊徑。PCIe就是在這個背景下應運而生的。
顯然，PCIe標準定義之初的當務之急，就是要繞開并行總線這條“死胡同”。因此，PCIe采用了高速串行總線的架構，基于點對點的拓撲結構，由單獨的串行鏈路將每個設備連接到主機（host），這是一種共享式總線的拓撲結構，采用仲裁的方式確定單方向上哪個設備可以訪問。
在此基礎上，PCIe在各個方面進行了全新的優化，主要包括：
數據傳輸：PCI技術是以總線上頻率最低的設備頻率作為基準數據傳輸頻率，因此短板效應明顯。而PCIe改用了全新的任意兩個端點的全雙工通信，對多個端點的并發訪問沒有限制，系統只需要保留一個或者數個多通路的PCIe控制器，就可以實現對不同帶寬需求的設備進行控制，主頻不同的外設互不影響。
總線協議：PCIe的通信數據采用了特殊的數據包封裝，打包和解包數據以及狀態消息流的工作由PCIe的端口事物層處理，不需要CPU的干涉。此外，PCIe總線還提供了極大的靈活性：兩個設備之間的PCIe鏈路可以根據所需數據吞吐量的大小，在x1和x32通道之間自由變動，鏈路之間的通道數量可以在設備初始化期間自動協商連接，或者由用戶自行配置，極為靈活。
信號方面：PCIe采用“全雙工”串行信息傳輸通道，每個PCIe通道需要4條線纜或者信號跡線，包含兩組差分信號對，分別用于接收和發送數據。這種串行信息的優勢在于，每個通道的每個方向只有一個差分信號，并且嵌入了時鐘信息，使得整個系統的抗干擾能力大大增強，為頻率的提升（可達到千兆赫茲），技術的升級提供了更大的空間。
電源管理：PCIe設計了數個專用的+12V和+3.3V引腳，最大可供電能力為75W，可以滿足大部分外設的需求。
正是上述這些創新的特性，賦予了PCIe標準極強的生命力，在30年中一路穩扎穩打，從第一代發展到了第七代。
圖1：不同代際PCIe標準的比較（圖源：PCI-SIG）
PCIe連接器的挑戰
這樣的發展趨勢，對于PCIe配套的元器件產品來講，可謂是機遇與挑戰并存。所謂機遇是與PCIe標準的演進綁定，可以享受到其長期發展的紅利；而挑戰則是相關廠商絲毫不敢懈怠，不僅要跟隨上PCIe標準發展的步伐，還要考慮超前的技術布局，跑到標準迭代的前面。在這方面，與PCIe相關的連接器，就是一個典型的例子。
首先，PCIe為了實現每三年帶寬翻番的目標，總是積極地引入新的技術，比如采用更高的頻率，或者是應用最新的信號編碼技術——如在PCIe 6.0標準中，就以效率更高的PAM4信號編碼方式替代了之前的NRZ信號編碼方式，使得在同一時間段內能夠將更多比特數據打包到串行通道中。而所有這些以高頻、高速為導向的舉措，無疑都會對連接器的信號完整性帶來更大的挑戰，
其次，PCIe連接器還面臨著產品多樣化的挑戰。上文提到過，為了增強靈活性，PCIe定義了x1、x2、x4、x8、x12、x16和x32七種鏈路寬度，以適應不同應用的要求，而每種鏈路寬度都要有不同規格的物理插槽（連接器）相對應。而且，隨著技術和應用的發展，PCIe連接器也演化出了不同的物理接口形態，比如廣泛應用于PC、數據中心等應用的CEM接口，主要作為SSD固態硬盤互連解決方案的U2/U3接口，以及適用于超極本、移動設備、游戲設備等便攜式產品的M.2接口等。這就要求連接器廠商需要不斷細分產品線，設計開發出符合不同物理規格的產品，因為大家都知道只有廣泛布局才能確保不會錯失商機。
表1：不同鏈路寬度PCIe連接器規格比較（圖源：ACS）
再有，PCIe連接器像其他高速IO連接器一樣，需要充分考慮在可靠性、易用性、可擴展性、環保等方面不斷變化的要求，還要平衡性能和成本……能夠綜合考量所有這些要素，對連接器廠商的綜合實力是個不小的考驗。
一站式PCIe互連方案
Amphenol Communications Solutions（簡稱ACS）就是一家具有這樣綜合實力的連接器廠商，其可以提供符合PCIe Gen 3、Gen 4和Gen 5等不同規格的連接器，而且包括標準的CEM卡緣連接器、PCIe M.2連接器，以及PCIe M.2 U2/U3連接器等各種物理接口類型的產品，可滿足各種應用所需；而且這些連接器還提供表面貼裝（SMT）、通孔焊接、壓接（PF）和夾板端接選項，為設計開發提供足夠的靈活性。
可以講，無論是強調性能的數據中心、服務器等計算密集型應用，還是追求性價比的通用型電腦和消費電子產品，亦或是需要高可靠性的工業嵌入式系統，ACS都可以提供一站式的PCIe互連解決方案。
比如ACS的PCIe Gen 4和Gen 5卡緣連接器就是其中的代表產品，它們能夠支持PCIe標準所規定的16GT/s（Gen 4）和32GT/s（Gen 5）的傳輸速率，且向后兼容前幾代的PCIe規范，這也就意味著客戶無需改變以前的設計即可升級到新一代的PCIe。
圖2：ACS的PCIe Gen 4和Gen 5卡緣連接器（圖源：ACS）
這些連接器符合PCI-SIG CEM規范，提供x1、x4、x8、x16多種主流鏈路配置，也可提供x24、x32特殊的鏈路規格，加之多種端接選項，使其可適應不同應用的要求。采用低鹵素材料，符合RoHS指令，也另這些PCIe連接器能夠滿足下一代應用的要求。
表2：ACS的PCIe Gen 4和Gen 5卡緣連接器特性一覽（資料來源：ACS）
目前PCIe 4.0產品已成市場主流，PCIe 5.0產品也正在加速向大規模的消費級市場滲透，如此綜合性能表現出眾的PCIe Gen 4和Gen 5卡緣連接器，無疑會在未來2-3年的市場中備受青睞。
本文小結
總之，作為主流的，也是最為成功的計算機系統總線標準，PCIe過去30年的發展印證了其強大的生命力，而且在可以預見的未來，其還將以令人驚嘆的速度迭代進步，應用版圖也在隨之不斷擴展。
在這樣的趨勢下，作為PCIe連接器的供應商，必須能夠在速度上跟上PCIe標準發展的步伐，同時還要在產品線的廣度上不斷發力，有能力為客戶提供一站式的解決方案。在這方面，ACS已經做足了準備，豐富的產品組合能夠很好地滿足你當下的設計需求，深厚的實力更能讓你從容應對未來PCIe應用開發的諸多挑戰。
（來源：貿澤電子微信公眾號）
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理。
推薦閱讀：
ADI推出長距離單對以太網供電(SPoE)解決方案，助力實現智能樓宇和工廠自動化
