【導讀】物聯(lián)網(wǎng)時代下，萬物皆可相連，每一個需要識別和管理的物體都可以安裝傳感器實現(xiàn)智能感知物聯(lián)網(wǎng)。傳感器技術作為一種感知技術，能夠得到之前難以獲取的海量數(shù)據(jù)與信息。然而在無數(shù)的工業(yè)、汽車、儀器儀表和眾多其他應用中，卻普遍存在一項挑戰(zhàn)，就是如何精準地將微小的傳感器信號正確連接到ADC，以實現(xiàn)數(shù)字化和數(shù)據(jù)采集。
物聯(lián)網(wǎng)時代下，萬物皆可相連，每一個需要識別和管理的物體都可以安裝傳感器實現(xiàn)智能感知物聯(lián)網(wǎng)。傳感器技術作為一種感知技術，能夠得到之前難以獲取的海量數(shù)據(jù)與信息。然而在無數(shù)的工業(yè)、汽車、儀器儀表和眾多其他應用中，卻普遍存在一項挑戰(zhàn)，就是如何精準地將微小的傳感器信號正確連接到ADC，以實現(xiàn)數(shù)字化和數(shù)據(jù)采集。對此，包括ADI在內(nèi)的全球信號處理解決方案供應商都紛紛推出各自的解決方案，試圖徹底解決工程師在連接物理世界和數(shù)字世界之間的技術挑戰(zhàn)。
IA驅動ADC遭遇增益缺陷
將ADC與傳感器直接連接也是解決方案之一，甚至有些時候這種直接連接具有很大優(yōu)勢，能夠節(jié)省空間和功耗。例如，高阻比例橋可以采用內(nèi)置基準的ADC，從而省去外部基準。但是通常傳感器信號都很微弱，并且還可能有很高噪聲，這些都是ADC輸入所不樂見的。
于是工程師們發(fā)現(xiàn)使用功能多樣的儀表放大器(IA)連接傳感器和ADC是一個有效的解決方案，因為儀表放大器具有高精度（低失調(diào)）和低噪聲特性，不會破壞小輸入信號。其差分輸入適合于許多傳感器信號（如應變計、壓力傳感器等），并且能夠抑制任何存在的共模信號，僅留下我們感興趣的原始小電壓，而不會留下不需要的共模信號。但是在實踐的過程中，由于各種各樣的傳感器或環(huán)境條件的限制，會讓這樣的設計存在缺陷。
儀表放大器被選中的原因之一是具有很大的輸入阻抗，不會給傳感器帶來負載，確保脆弱的信號不受信號處理的影響。市面上的儀表放大器通常使用單個外部電阻即可提供很大的增益和可選增益范圍，可讓目標小信號適應遠高于信號路徑噪聲電平的電壓和ADC模擬輸入（如圖）。
圖1. 傳統(tǒng)儀表放大器
增益由外部電阻器RG的值來設定。要使用這類器件創(chuàng)建PGIA，只需切換RG的值即可。這種切換通常使用模擬開關或多路復用器來完成。但是，模擬開關的一些非理想行為讓這項任務變得復雜，例如：
開關導通電阻(RON)標稱值及其變化會造成較大的增益誤差。
由于需要的開關RON值較低，高增益值可能無法實現(xiàn)。
開關非線性會引起信號失真。這是因為信號電流直接流過RON，因此其值隨電壓的任何變化都會引起失真。
創(chuàng)新架構搞定增益難題
全球領先的高性能信號處理解決方案供應商ADI對此推出了LT6372系列產(chǎn)品，具有極高的輸入阻抗，可以與傳感器或類似信號輸入接口，并提供大增益(LT6372-1)或低衰減(LT6372-0.2)而不會引起負載效應，同時其低失真和低噪聲可確保精確轉換而不會降低性能，支持16位和更低分辨率ADC以高達150 kSPS的速率運行。
如圖2所示，因為RG,F和RG,S引腳是單獨引出的，在這個原理圖中，惠斯登電橋（由R5至R8組成）產(chǎn)生的信號被放大，提供4個可能的增益值，用戶可根據(jù)選擇的SW1開關位置進行選擇。利用 LT6372 系列引腳排列，我們可以創(chuàng)建一個PGIA以通過改變RF/RG比來獲得所需的增益值。
圖2. LT6372-1 PGIA電橋接口，提供四種增益設置。
此外，作為增益誤差源的U1、U2模擬開關RON被降至最低，因為它可以與輸入級反相端口及其反饋電阻串聯(lián)。這樣配置之后，RON只占內(nèi)部12.1 kΩ反饋電阻總量的一小部分，因此對增益誤差和漂移幾乎沒有影響。同樣，由于RON值只占總反饋電阻的一小部分，其值隨電壓的變化幾乎不會產(chǎn)生影響，因此開關非線性引起的失真可降至最低。此外，此器件的輸入級由電流反饋放大器(CFA)架構組成，與傳統(tǒng)的電壓反饋放大器相比，它本身在增益變化時所允許的帶寬或速度變化較小。上述所有這些因素綜合在一起，讓我們能夠使用低成本外部模擬開關，創(chuàng)建具有精密增益步進的精密PGIA。
圖3所示為PGIA的簡化圖，展示了梯形電阻的不同抽頭（由總共8個模擬開關實現(xiàn)，每次短接2個來設置增益）如何配置電路。在此圖中，兩個開關組由四種可能的增益值之一來描述；–RG,S和+RG,S引腳短接至RF3/RF4結。
圖3. LT6372-1的框圖，以及PGIA的簡化外部連接（未顯示增益開關）。
分離基準與內(nèi)置輸出箝位配置
對于大多數(shù)ADC而言，REF2與ADC VREF電壓相連才能確保ADC模擬輸入中間電平為VREF/2。然而許多被選作ADC驅動器的放大器需使用額外的基準電壓源和其他外部電路才能將信號直接有效地平移到ADC FS電壓范圍內(nèi)，這在一定程度上增加了設計的成本與復雜性。而LT6372系列采用分離基準配置（在圖4中顯示為分開的RF1和RF2引腳），簡化了放大器輸出到ADC輸入范圍中心的電平轉換。
圖片
圖4. LT6372分離基準電壓用于將信號移至ADC模擬輸入信號范圍內(nèi)
不僅如此，LT6372系列還內(nèi)置輸出箝位（CLHI和CLLO）確保ADC的敏感輸入不會受到正向或負向瞬變的破壞或可能的損害。該系列支持無失真的輸出擺幅達到箝位電壓，并能夠快速響應和恢復，從而在可能的瞬變觸發(fā)任一箝位之后保護ADC并使之迅速恢復正常工作。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請電話或者郵箱聯(lián)系小編進行侵刪。
