【導(dǎo)讀】抑制干擾源就是盡可能的減小干擾源的du/dt，di/dt。這是抗干擾設(shè)計中最優(yōu) 先考慮和最重要的原則，常常會起到事半功倍的效果。減小干擾源的du/dt主要是通過在干擾源兩端并聯(lián)電容來實現(xiàn)。減小干擾源對高速電路有著十分重要的作用，下面我們來看下怎么在源頭上把EMI減到最小。
一、切斷干擾傳播
按干擾的傳播路徑可分為傳導(dǎo)干擾和輻射干擾兩類。所謂傳導(dǎo)干擾是指通過導(dǎo)線傳播到敏感器件的干擾。高頻干擾噪聲和 有用信號的頻帶不同，可以通過在導(dǎo)線上增加濾波器的方法切斷高頻干擾噪聲的傳播，有時也可加隔離光耦來解決。電源噪聲的危害最大，要特別 注意處理。所謂輻射干擾是指通過空間輻射傳播到敏感器件的干擾。一般的解決方法是增加干擾源與敏感器件的距離，用地線把它們隔離和在敏感器件上加蔽罩。
二、屏蔽干擾
（1）一般來說，在PCB設(shè)計中我們通常采用大電流開關(guān)線，高頻線兩側(cè)，要布滿地線，用來屏蔽電磁干擾的發(fā)射。也用來屏蔽外界雜波對數(shù)據(jù)線的干擾
（2）利用屏蔽體隔離可以對元部件、電路或系統(tǒng)等外部的干擾電磁波和內(nèi)部電磁波均起著吸收能量（渦流損耗）、反射能量（電磁波在屏蔽體上的界面反射）和抵消能量（電磁感應(yīng)在屏蔽層上產(chǎn)生反向電磁場，可抵消部分干擾電磁波）的作用，所以屏蔽體具有減弱干擾的功能。 當干擾電磁場的頻率較高時，利用低電阻率的金屬材料中產(chǎn)生的渦流，形成對外來電磁波的抵消作用，從而達到屏蔽的效果。當干擾電磁波的頻率較低時，要采用高導(dǎo)磁率的材料，從而使磁力線限制在屏蔽體內(nèi)部，防止擴散到屏蔽的空間去。在某些場合下，如果要求對高頻和低頻電磁場都具有良好的屏蔽效果時，往往采用不同的金屬材料組成多層屏蔽體。
（3）導(dǎo)電漆.EMI導(dǎo)電漆噴涂技術(shù)具有高導(dǎo)電性、高電磁屏蔽效率、噴涂操作簡單（同表面噴漆操作一樣只須要在塑膠外殼內(nèi)噴上薄薄一層導(dǎo)電漆）等特點，廣泛應(yīng)用于通訊制品（移動電話）、電腦（筆記本）、便攜式電子產(chǎn)品、消費電子、網(wǎng)絡(luò)硬件（服務(wù)器等）、醫(yī)療儀器、家用電子產(chǎn)品和航天及國防等電子設(shè)備的EMI屏蔽。適用于各種塑膠制品的屏蔽（PC、PC+ABS、ABS等）。噴涂導(dǎo)電漆解決了因做金屬屏蔽罩受空間限制、操作、成本壓力的限制，因其導(dǎo)電漆噴涂操作極其簡單，做到了塑膠金屬化
三、消除干擾
（1）在電路設(shè)計方面進行優(yōu)化
增加濾波電路、抗干擾電路和電源去耦電路等。這些電路原則上要簡單、實用,因為增加復(fù)雜的電路,不僅會增加材料成本,而且相應(yīng)會降低產(chǎn)品的可靠性,同時又可能產(chǎn)生新的干擾。在有些IC對電源噪音很敏感的情況下,還可以采用4個電容器和一個隔離電感來確保濾除所有的噪音。4個電容大小的選擇要根據(jù)干擾信號的頻率范圍以及其自身的諧波頻率和它的引腳電感來確定。相應(yīng)的電容值較小
的電容濾除較高頻率的干擾,而相應(yīng)的電容值較大的電容適合于濾除較低頻率的噪聲信號。電感L則無法使高頻噪聲從電源耦合到芯片中,通常選擇
10μH左右的色環(huán)電感,同時這些電容的排列順序應(yīng)是:電容越小越盡可能靠近IC引腳。
（2）為了消除PCB內(nèi)的射頻電流，磁通量消除或磁通量最小化是個比較常用的概念。因為磁通線在傳輸線中，以逆時鐘方向運行，如果我們使射頻回傳路徑，平行且鄰近于來源端的走線，在回傳路徑(逆時鐘方向的場)上的磁通線，與來源端的路徑(順時鐘方向的場)做比較，它們的方向是相反的。當我們將順時鐘方向的場和逆時鐘方向的場相互組合時，可以產(chǎn)生消除的效果。如果在來源端和回傳路徑之間，不需要的磁通線能夠被消除或減至最少，則輻射或傳導(dǎo)的射頻電流就不會存在，除非是在走線的極小邊界上。主要的消除磁通量技巧有：
1將組件的塑料封裝內(nèi)部所產(chǎn)生的磁通線，捕捉到0V的參考系統(tǒng)中，以降低組件的輻射量。
2警慎選擇邏輯組件，盡量減少組件和走線所輻射的射頻頻譜分布量。可以使用訊號緣變化率(edge rate)比較慢的裝置。
3藉由降低射頻驅(qū)動電壓，來降低走在線的射頻電流。
4降低接地噪聲電壓，此電壓存在于供電和接地平面結(jié)構(gòu)中。
5當必須推動最大電容負載，而所有裝置的腳位同時切換時，組件的去耦合(decoupling)電路必須充足。
6必須將頻率和訊號走線做妥善的終結(jié)，以避免發(fā)生阻尼振蕩(ringing)、電壓過高(overshoot)、電壓過低(undershoot)。
7將頻率走線(clock trace)繞到回傳路徑接地平面(多層PCB)、接地網(wǎng)格(ground grid)的附近，單側(cè)和雙側(cè)板可以使用接地走線，或安全走線(guard trace)。
推薦閱讀：
